理想情況下，chiplet可以像搭積木一樣組合成現成的產品，無需使用EDA工具。任何人只要能準確說明自己想要什么，就能創建一個SiP實現方案，向更廣泛的設計人員開放芯片，并可能減少部分EDA和設計服務。但它真的會實現嗎？

Chiplet在美國國防部萌芽時期的一個早期概念是一個開放的市場。你可以從市面上現成的產品中購買所需的功能，將它們組合成multi-die組件，經過驗證和分析后，就能完成硬件設計。后來的想法將這一設想進一步推進。如果你可以像搭積木一樣，把chiplet簡單地拼湊在一起，不需要復雜的EDA工具或分析，就能確保組合后的組件正常工作，那會怎樣？

這將是極端的平等主義。幾乎任何一個能夠指定芯片平臺行為的人都可以創建一個SiP設計，并由承包商進行組裝。即使是沒有芯片設計專長、只想完成小批量項目的公司，也能制造出復雜的芯片。

但今天，我們卻看到chiplet應用正朝著相反的方向發展。大型GPU、數據中心CPU集群和其它大型項目，都是由資金雄厚的龐大設計團隊開發的，使用的都是chiplet。最初的平等主義希望是否正在消失？還是一些技術問題仍有待解決？如果是，那么那些待解的問題是什么？

四大挑戰

創建multi-die組件需要解決許多技術問題。其中4個重要題分別是：chiplet的功能；chiplet之間的互連；基板設計；熱分析/機械分析。

先看下功能。我們可以想象一個巨大的在線chiplet目錄，就像今天的可重復使用的芯片IP在線目錄一樣。你可以搜索目錄，找到設計所需的功能模塊，然后訂購現成的chiplet。這聽起來很簡單。但事實證明，與芯片IP的類比很有說服力。

多年前，許多設計人員對芯片IP抱有類似的希望。你只需找到所需的模塊，以RTL或硬宏的形式訂購IP，然后將其集成到你的設計中。但很快人們就發現，雖然每個人都想要IP，但沒人想要與別人完全相同的功能。A想要一個Arm內核，B想要另一種不同的Arm內核，而C想要一個特定配置的RISC-V內核。每個人都想要推理加速器，但需求都不一樣。每個設計團隊想要的接口、數據通道寬度、最大時鐘頻率等都略有不同。早期的IP供應商都經歷過自己的產品目錄在幾個基本主題的基礎上發生大量分散，以至于最后根本無法管理。

自然而然的解決方案就是使IP可配置。與其授權IP模塊，不如授權IP生成器。你可以輸入參數，生成器會輸出IP模塊，然后就可以將其納入設計中。好像很簡單。但是，可配置IP有兩個隱藏的權衡因素。一個是靈活性與PPA（Power、Performance、Area）。在IP中集成的靈活性越高，就越要留意能效、速度或緊湊性。一個好的IP生成工具可以幫上忙，但這也會引發第二種權衡：靈活性與易用性。IP模塊越靈活，正確配置就越困難。

用一位不客氣的觀察家的話說，人們很快就會發現，這不是在授權IP，而是在利用IP作為聯合開發的誘餌。除了少數情況外，IP開發商最終都會與IP用戶合作，共同選擇IP、正確配置IP、將IP集成到芯片設計中，并成功完成設計流程。

Chiplet與芯片IP有很多共同點，因此可以遇見會出現類似的情況。但有一個主要區別，可以肯定的是，在設計初期，沒有任何一家供應商會擁有一個設計所需的所有不同種類的chiplet。如今，一個普通的SoC使用40或50種不同的芯片IP的情況并不少見。而且，即使供應商有大致正確的功能，也很可能不是完全正確的功能。錯誤的接口、錯誤的時序、錯誤的布局等等。

但主要區別就在這里：chiplet不是一段RTL代碼，而是一個成品die。供應商不能只是編輯一個文件或重新運行一個IP生成器，然后把新的RTL通過電子郵件發送給你。即使是很小的改動，也意味著要設計、驗證和制造一個全新的die。前端成本很高，而且會延遲數月。

剩下的辦法就是FPGA式的可配置性，在chiplet上使用可編程邏輯來改變接口、時序，甚至在某種程度上改變功能。但任何FPGA用戶都知道，這種靈活性并不意味著邏輯可以隨意改變。除了完整的大型FPGA外，再多的可配置性也無法將Arm chiplet變為RISC-V chiplet，或將CPU chiplet變為GPU chiplet。

Chiplet供應商很可能會遇到與IP供應商相同的問題：目錄中永遠沒有正確的產品，永遠沒有正確的配置。本應是簡單的現成的chiplet銷售變成了聯合開發。對于chiplet開發商來說，這是一個巨大的商業模式問題。

如果有一個豐富的供應商生態系統，對chiplet用戶來說，這個問題就不那么嚴重。用戶可以貨比三家，直到找到自己想要的東西。但這也帶來了一個先有雞還是先有蛋的問題。如果沒有供應商能夠找到一個可行的商業模式，那么就不會有一個豐富的供應商生態系統。這種障礙多年來一直阻礙著芯片IP的發展，可以說正是IP產業由少數幾家公司壟斷的主要原因。

互聯

下一個挑戰是chiplet的互聯問題。在某種程度上，業界已經在解決這個問題。UCIe和Bunch of Wires規范描述了chiplet間傳輸數據的高速PCIe接口。它們促進了電信號、格式和基礎協議層面的兼容性。

但用一位業內專家的話說，它們雖然都是必要的，但還不夠。它們的靈活性足以容納許多不同的高層協議。因此，它們為PHY和MAC層以上的不兼容性留下了很大的空間。要實現快速組合、正確無誤的互操作性，還需要更多的特殊性。

同樣，問題在于每個設計都有自己獨特的要求。有些設計可能需要以安全數據包的形式傳輸數據，而另一些設計則可能需要數據流。還有些設計可能需要符合現有的內存協議。有些信號根本不需要通過UCIe這樣的高速串行連接來傳輸，只需將它們從一個die連接到另一個die即可。

更復雜的是，基板上chiplet間的互連與堆棧中chiplet之間的互連完全不同，后者有機會以更低的功耗實現更高的傳輸速率。

要實現快速組合的互操作性，就需要精確、通用地定義從物理層到應用層的各層，哪些協議將被哪些chiplet以何種方式使用。只有這樣，才能確保將所選的CPU die與相應的加密引擎連接起來時，兩者能夠真正實現互聯。

基板

所有這些問題都與基板有關，基板是安裝chiplet的一小塊電路板材料或硅片，chiplet之間通過基板連接。如果每個項目都要設計一個新的基板，工作量就會非常大。即使接口已經完全確定，還必須布置連接和選擇機制（焊接凸點、銅柱、光學接口），以便將chiplet上的信號連接到基板上的導線或波導。必須對所有這些連接進行分析，以確定其電氣特性，這種分析在某些方面比分析die上的互連更為復雜。堆棧中chiplet之間的物理連接可能完全不同于chiplet與基板之間的物理連接。

這么大的工作量幾乎排除了任何快速組合設計的想法。光是設計基板就需要大量的工作和專業知識。而且基板價格昂貴。當今高性能multi-die組件中使用的interposer，每個批發價高達1000美元。這種interposer的來源也不廣泛。

要解決這個問題，唯一明顯的辦法就是使用現成的基板，但數量有限。這些基板已經為chiplet設計了landing pad，并在墊片之間預設了互連。原則上，一旦基板設計完成并驗證了最壞情況下的配置，就無需再進行設計和分析。但這也大大縮小了互連設計的選擇范圍。例如，一切都必須嚴格遵守UCIe的特定解釋，包括最大頻率、焊盤間距和最大通道數等規格。或者，可以接受CPU chiplet的landing pad可能必須在某一特定邊緣上有一個專用的高帶寬內存端口。同樣，靈活性和設計工作量也要相互權衡。

熱分析與機械分析

即使在電子設計完成后，仍然存在一些問題。由于其機械復雜性，基于chiplet的SiP需要進一步分析。這種分析的一個分支就是熱分析。你必須確保在最壞的情況下，組件中的chiplet能得到足夠的冷卻，且它們不能在更敏感的元件附近過熱。在包含HBM（high-bandwidth memory）芯片的組件中，這已經成為一個問題。與邏輯芯片相比，HBM芯片的工作溫度范圍較窄，一些設計發現，當CPU chiplet正常工作時，其附近HBM chiplet堆棧的溫度會超過其工作溫度范圍。

機械性能也很重要。在現實世界中，振動、不均勻加熱或其他原因造成的機械應力會使multi-die組件彎曲。顯然，組件中的元件必須具有類似程度的撓性，這樣才不會損壞脆弱的銅柱、微小的金屬凸點、易碎的焊球甚至屑片本身。這需要逐個分析。

最初的愿景已死？

考慮到所有這些問題，最初的“快速組裝、無需設計的SiP”愿景真的能實現嗎？顯然，我們面臨著巨大挑戰，但也許答案仍然是肯定的。Chiplet和接口種類過多的問題即使不能解決，也可以通過縮小問題的范圍來解決。例如，專注于一個特定的應用領域（例如視覺處理芯片）來限制chiplet、總線和架構安排的種類。至于這種專注是否會帶來足夠大的市場總量，足夠讓企業得以生存，還是個未決問題。

要解決所需分析過多的問題（系統級時序分析以確保所有信號在chiplet間的傳輸速度足夠快、功率分析、故障覆蓋分析以確保整個組件得到充分測試、熱分析和機械分析），可以通過限制基板上chiplet配置的種類來解決。例如，可以只提供幾種預配置基板，并大量使用可編程邏輯。然后，對可能的配置進行最壞情況分析，提供工作極限。這樣，任何允許的chiplet配置都能基本保證正常工作。當然，這樣做會放棄一些能效、性能和密度，但可以從設計中省去很多分析工作。

因此，如果設計對PPA要求不高，快速組合式解決方案似乎是可行的。Chiplet和基板供應商需要做大量的前端工作。事實上，這種方法可能會導致單一供應商來提供chiplet和基板。而且，這還需要一些細致的規劃，以評估市場細分是否有足夠的限制性，使這種方法能夠奏效，但又有足夠的豐富性，使其有充分的利潤空間。只有非常大的供應商，例如EDA公司或政府實體，才可能有這樣的資源來投資于這種高風險的提議。

因此，最終的答案是，技術上是肯定的，但商業上只是一種可能性。

審核編輯：劉清