什么是同步有限狀態機？

同步：所有的狀態跳轉都是在時鐘的作用下進行

有限：狀態的個數是有限的

為什么要用狀態機？

FPGA是并行處理的，如果我們想要處理具有前后順序的事件時，就需要引入狀態機。狀態機的每一個狀態代表一個事件，從執行當前事件到執行另一事件我們稱之為狀態的跳轉或狀態的轉移。

狀態機特別適合描述那些發生有先后順序或時序規律的事情。小到計數器大到微處理器都適合用狀態機描述。

怎么表示狀態機？

狀態機需要具備什么？

• 輸入：根據輸入確定是否需要進行狀態跳轉
• 輸出：當前時刻狀態要做的事情是什么
• 狀態：要處理的事情

狀態機的設計步驟是怎么樣的？

• 首先分析輸入、輸出有哪些，需要多少個狀態
• 其次根據分析繪制狀態轉移圖
• 設計實現的模塊
• 狀態機代碼的編寫

FIFO的使用

什么是FIFO？

FIFO(First In First Out)即先入先出，是一種數據緩沖器,用來實現數據先入先出的讀/寫方式。FIFO有一個寫端口和一個讀端口外部無需使用者控制地址，使用方便。

根據FIFO工作的時鐘域可以將FIFO分為同步FIFO和異步FIFO。同步FIFO是指讀時鐘和寫時鐘為同一個時鐘。異步FIFO是指讀/寫時鐘不一致，是相互獨立的。

FIFO的作用是什么？

• 用于緩存數據
• 用于做多bit數據的跨時鐘域處理
• 用于做時鐘、位寬不匹配問題的接口

如何使用FIFO？

• 在一定時間內，寫數據的總帶寬一定要小于等于讀數據的總帶寬
• 控制好FIFO的關鍵信號，讀寫時鐘、讀寫使能、空滿標志信號
• FIFO一定不能寫滿、也不能讀空，要考慮FIFO的背靠背問題，設置好存儲深度

FPGA設計中的技巧

一、使能信號(en)、標志信號(flag)、計數器(cnt)

二、模塊框圖設計——方案的確定

三、波形設計——代碼的實現

四、代碼規范——可復用性和效率

五、仿真調試——修改查錯