今天我們要介紹的時序分析基本概念是 wire load model . 中文名稱是線負載模型。是綜合階段用于估算互連線電阻電容的模型。
下圖就是一個比較常見的wire load model。該模型包含了互連線長度,電阻,電容,面積等信息。在綜合階段計算時序時,工具從lib文件中得到cell的延遲,而互連線的延遲則從線負載模型中的計算出來的RC信息得到。

怎么估算呢?我們來看上面這個例子,首先,我們通過線負載模型得到互連線的長度:假如我們需要知道一根扇出是6互連線的RC信息。
首先我們得知道互連線的長度,根據fanout_lenth的查找表:
互連線的長度 = 扇出5對應的互連線長度+(6-5)×slope(斜率)=4.1+0.5= 4.6
互連線電阻 = 互聯線長度 x 互聯線單位電阻值=4.6×5.0=23
互連線電容 = 互聯線長度 x 互聯線單位電容值=4.6×1.1=5.06
使用方法:
采用工藝庫lib1800中的wlm_conservative wire load model模型
set_wire_load_model -library lib1800 -name wlm_conservative
聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。
舉報投訴
-
電容器
+關注
關注
64文章
6958瀏覽量
107732 -
電阻器
+關注
關注
22文章
4239瀏覽量
65408 -
時序分析
+關注
關注
2文章
130瀏覽量
24227 -
時序分析器
+關注
關注
0文章
24瀏覽量
5477
發布評論請先 登錄
相關推薦
熱點推薦
IC設計基礎:說說wire load model
的時序收斂。不再采用wire load mode,比如DC 就推出了拓撲模式;精確度要求不那么嚴格的、輔助性的分析工具,則可采用反推wire
發表于 05-21 18:30
時序分析基本概念介紹<Operating Condition>
今天我們要介紹的時序分析概念是 **Operating Condition** 。也就是我們經常說的PVT環境,分別代表fabrication process variations(工
時序分析基本概念介紹<spice deck>
今天我們要介紹的時序分析概念是spice deck。平時用得可能比較少,是PT產生的一個spice信息文件,可以用來和HSPICE做correlation。
時序分析基本概念介紹<generate clock>
今天我們要介紹的時序分析概念是generate clock。中文名為生成時鐘。generate clock定義在sdc中,是一個重要的時鐘概念
時序分析基本概念介紹<Combinational logic>
今天我們要介紹的時序分析概念是Combinational logic. 中文名組合邏輯單元。這是邏輯單元的基本組成器件。
時序分析基本概念介紹<wire load model>
評論