為了應對對集成電路（IC）破壞的日益擔憂，紐約大學（NYU）的網絡安全研究人員正在開發可以監控自身計算并標記缺陷的IC。

五角大樓的微電子制造供應鏈已經走向全球——它不再是嚴格意義上的美國制造商的領域。這種微芯片設計和制造的外包增加了秘密安裝惡意電路的幾率。

過去，外部供應商訪問IC藍圖或電路的機會相對較少，但外包為欺詐者和惡意行為者提供了更多的篡改芯片的訪問點。秘密插入硬件中的“后門”可以使攻擊者在特定時間更改或秘密接管設備或系統。

為了戰勝“壞人”和越來越多的破壞活動，紐約大學坦登工程學院電氣和計算機工程助理教授Siddharth Garg和其他網絡安全研究人員正在努力開發一種“可驗證的計算”方法，旨在密切關注芯片的性能并發現惡意軟件的跡象。

它是如何工作的？紐約大學團隊的方法涉及一個帶有兩個模塊的芯片：一個嵌入式芯片證明其計算是正確的，另一個外部模塊用于驗證第一個模塊的證明。關鍵部分是可以與芯片分開制造的驗證處理器。

“使用由受信任的fabrica-tor制造的外部驗證單元意味著我可以去不受信任的代工廠生產芯片，該芯片不僅具有電路執行計算，而且還具有提供正確性證明的模塊，”Garg解釋道。

然后，芯片設計人員可以求助于受信任的代工廠來構建一個單獨的、不太復雜的模塊：專用集成電路（ASIC），其工作是驗證不受信任芯片的內部模塊生成的正確性證明。

根據Garg的說法，這種安排為芯片制造商和最終用戶提供了一個安全網。“在目前的系統下，我可以從帶有嵌入式特洛伊木馬的代工廠取回芯片。它可能不會在制造后測試期間出現，所以我會把它發送給客戶，“他繼續說道。“但兩年后，它可能會開始行為不端。我們解決方案的好處是我不必信任芯片。每次我給它一個新的輸入，它都會產生輸出和正確性的證明，外部模塊讓我不斷驗證這些證明。

另一個好處是，外部代工廠制造的芯片比值得信賴的額定ASIC更小，更快，更節能 - 有時是幾個數量級。因此，可驗證的計算設置可能會減少生成證明所需的時間、精力和芯片面積。

“對于某些類型的計算，它甚至可以勝過替代方案 - 直接在可信芯片上執行計算，”Garg指出。

研究人員的下一步是探索技術，以減少生成和驗證證明對系統施加的開銷，并降低“證明者和驗證者”芯片之間所需的帶寬。“對于硬件，證據總是在布丁中，所以我們計劃用真正的硅芯片來制作我們的想法原型，”Garg說。

同樣值得指出的是，這并不是Garg在該領域的第一次重大貢獻：2015年，他在一種流行的偽裝電路以防止知識產權（IP）被盜的方法中發現了嚴重的安全漏洞。這些偽裝電路可以在幾分鐘內進行逆向工程，因此他開發了一種新方法，使芯片的功能依賴于摻雜硅的雜質濃度的微小波動。用于“去層化”芯片以進行IP盜竊的光學工具無法識別通過這種方法保護的芯片的功能。

此外，Garg還因幫助創建一種有遠見的“分裂制造”技術而被引用，該技術旨在挫敗在制造過程中破壞IC的企圖。設計計劃不是讓代工廠訪問完整的芯片藍圖，而是在幾個代工廠之間拆分和分配，這使得惡意行為者更難改變電路的功能。

審核編輯：郭婷