1 引言

幾乎所有的信息系統（如電話、電視等）都在經歷從模擬到數字的改變。數字硬件系統 有處理算法與硬件充分的獨立；軟件升級簡單快速等優點。因此，數字接收機已經開始應用 于移動通信，民航空中管制系統，醫學成像等方面。在教學中也開始接觸到數字接收平臺。

在無線通信系統和工業控制系統的教學試驗平臺設計中，提供接近真實的數據和接近真 實數據率的數據是檢驗算法的性能和效率所必須的。而與真實系統相連接是不必要和高成本 的。因此設計階段提供一個近似的替代（數據模擬源）是最好方法。

本文針對數字接收機測試設計一個可靠而且通用的模擬測試數據源。該電路主要是為軟 件產生的模擬數據提供一個到達數字接收處理機的通路，并提供一個pc機與處理機通信的平 臺。該數據源采用了標準工業互聯總線（PCI）和低壓差分信號（LVDS）傳輸以保證系統的 高數據率。在軟件設計上采用分層結構配合驅動程序提供了最大的系統靈活性。

2 系統結構與硬件設計

2.1 系統模型

圖1示出了數字接收機試驗平臺框圖，主要是由處理機和模擬數據源模塊組成。

1.軟件模擬源及顯示控制：根據模擬環境（數據率、信號干擾）產生模擬數據及回送結果的分析。

2.驅動程序：對（硬件端）它負責控制數據的發送接收，板卡ram在內存的映射，中斷的管理等。

3.處理機：高速處理機由ADSP2116高速DSP組成，專注于高速數據流的算法。

模擬數據源形態為標準PCI板卡，框圖見圖2。

模擬數據源包含pc機和處理機的高速通道和模擬射頻前端數據流的應用程序。通用計算 機作為數據源產生和分析工具。這樣提供了最大的靈活性。 數據模擬卡電路主要由7個部分組成：PCI橋負責本地總線和pc機pci總線的協議轉換； 控制邏輯由FPGA和下載電纜組成，修改功能可以完成測試、接收、發生數據的控制邏輯。

雙口RAM作為該板的數據緩存；LVDS串行器（SER）負責接收控制邏輯來的數據串行后送 到傳輸線上；LVDS接收解串器（DES）接收傳輸線上來的串行數據，解串后無誤的送到控 制邏輯中由其處理（存儲到RAM或轉換狀態）；電源形成所需的電源電壓；時鐘電路為板卡 的邏輯器件提供穩定的本地時鐘源。

2.2 PCI橋接電路

PCI是工業互聯標準有32/64位寬度，33/66MHz頻率，PCI總線電信號采用電波反射增強 原理，最高理論可達4224Mbps。支持突發傳輸。總線設備可高效配置，可保證設備并行處 理。設計中我們選用PLX tech公司的PCI9052芯片。內部功能見圖3。

9052是一個協議轉換電路，它將本地端的芯片連接到PCI總線，將pci指令（讀寫寄存器、 內存、io）翻譯到本地端進行相應的操作。9052內部提供了兩套配置寄存器：pci配置空間寄 存器和是本地配置寄存器，分別提供PCI和本地端的配置信息。硬件設計上對PCI端布線長 度有等長度限制外沒有特別要求。

2.3 LVDS收發器電路

LVDS（Low Voltage Differential Signaling）是采用低擺幅差分信號（350mV）傳輸數據的技 術，可以達到百到千兆位每秒的速率。LVDS具有速度高、功耗低、輻射小、成本低、抑制 共模干擾強的優點。我們選用MAXIM生產的max9205/7（SER）串行器和max9206/8（DES）解串 器對實現LVDS。LVDS電平的傳輸沒有特別要求，CAT3/CAT5能夠達到10m的傳輸要求可以 滿足我們的測試要求。因此我們采用RJ45插座，同時PCB背板注意了阻抗匹配及鋁殼屏蔽抗 干擾的問題。

在SER/DES發送和接收數據前，必須對發送和接收鏈路進行初始化（把DES和SER的PLL 同步到各自的本地時鐘）。當SER同步到本地時鐘后，DES同步到串行器，最后完成初始化過 程。同步結束之后，SER和DES開始傳輸數據幀，由于每一幀含有開始比特1，10比特數據， 結束比特0，因此SER輸出為12倍傳輸時鐘。數據率非常高。

2.4 控制邏輯FPGA

我們選用Altare的EPF6016設計控制邏輯。Altare的開發工具MaxplusII和器件非常優秀； 并且支持在線編程。為了保持設計的完善，我們將控制邏輯設定了兩種工作模式，數據模式 （見圖4）和測試模式。通過下載電纜修改邏輯設計就可以改變其工作模式。

數據模式中雙口ram被分成0體和1體呈現乒乓結構，這樣交叉使用可以在LVDS上形成高 速的數據流，以模擬大規模陣列或者通信天線的輸出。測試摸索中LVDS收發器形成回路， 用于邏輯自檢和板塊測試。

2.5 存儲和外圍電路

我們采用雙端口IDT7133/7134提供乒乓存儲。一個端口與PCI9052無縫連接，作為PCI 直接操作的緩存。另一個端口與控制邏輯連接，供FPGA訪問。PC機主板提供了5v電源，通 過LT1117-3.3直流轉換器將5v轉換成3.3v供LVDS。為了LVDS PLL能夠有效鎖定，因此使用 40M時鐘模塊通過FPGA編程分頻后提供時鐘。圖5為模擬數據源板卡成品。

3 軟件設計

模擬源軟件包括驅動程序和應用程序設計。

本課題中，設備驅動程序的主要任務是在系統內存空間中守護一塊內存，作為PCI板卡 上雙口RAM的鏡像，即完成雙口RAM和內存的同步。當卡發送數據時，數據從內存中拷貝 到PCI板卡RAM中；接收數據時數據從PCI板卡RAM中拷貝到系統內存中。該功能通過在驅 動程序加載時調用內存分配函數完成。由于本設計中涉及到了系統中斷，驅動程序還要在系 統中設置中斷服務例程（ISR）。應用程序完成模擬數據產生，分析等算法相關的內容。應用 程序開發目的是提供一個于MatLab的良好連接，使其能夠和MatLab環境協調工作，充分利 用MatLab的數學分析、計算能力（將另文論述）。

4 結論

本文針對數字接收機平臺測試，實現了一種通用的測試數據源。該模擬數據測試源基于 PCI和LVDS。本文系統具有擴展性好，適應性廣等優點。

本文創新點：針對數字接收機平臺測試，基于PCI和LVDS設計了一種通用的測試數據源。 PCI和LVDS能適應高數據率，分層軟件結構能夠適應各種應用場景。對教學和工程實踐都有 較好參考價值。

責任編輯：gt