本文將介紹設計、挑戰以及與 Cortex-M 處理器和 CoreSight SoC 的使用相關的內容。

多核設計即將進入 MCU

一些應用程序可以從多核設計中受益

• 更高的性能/吞吐量
• 將實時和非實時任務結合在一起。
• 實時數據引擎+通信協議/GUI（例如NXP LPC4300）
• 實時控制任務 + 應用處理器（例如 Freescale Vybrid）
• 應用處理器 + 子系統 (OMAP)
• 出于可靠性原因——將關鍵核心操作與具有“更高風險”的任務隔離開來。這也可以促進認證。

多處理器系統挑戰

記憶系統

• AMBA? 旨在支持多個總線主控，但是……
• 內存帶寬和總線帶寬有限

低功耗

• Cortex-M 處理器旨在支持各種睡眠模式
• 未使用的處理器可以進入睡眠模式甚至斷電
• 總線系統和共享組件的時鐘門控是可能的
• 需要考慮來自調試器的訪問

調試

• CoreSight 調試架構允許共享調試和跟蹤連接
• 各種走線總線寬度、時鐘域

內存 – 程序 ROM / 閃存

• 當前的 Cortex-M 系列處理器沒有緩存*
• 頻繁的指令提取
• 相對于 CPU 時鐘速度，閃存通常較慢
• 總線是32位的，很多指令都是16位的
• Cortex-M3 和 Cortex-M4 有一個指令緩沖區（3 字）
• 可以添加系統級緩存
• 額外的內存系統設計技巧

閃存訪問加速器

• 64 位或 128 位閃存
• 預取單元
• 分支目標緩存
• 例如 STM32 F2/F4 有
• 藝術加速器

簡單雙核設計中的 ROM 共享

簡單的程序 ROM 共享
獲得 78% 的理想性能（Dhrystone 2.1，在 Verilog 模擬中）

修改仲裁
從任一核心獲取文字，性能略有提高 78.9%

編輯：hfy