隨著速度成為影響產品性能的關鍵因素，人們通常知道設計具有許多高速接口。因此，不難發現經常出現信號以及電源完整性問題，進而導致設備故障。實際上，考慮到高速PCB設計的模擬特性，對于設計工程師來說變得越來越重要。

為了達到通常所說的SI的信號完整性，需要明確定義PCB路徑。這些明確定義的路徑又使信號可以在正確的時間從驅動器傳遞到接收器。另一方面，如果設計的SI較差，則不太可能在正確的時間傳遞信號。還已知不良的SI會導致輻射發射高于可接受的水平。設計中的問題還可能導致設備故障，使其根本無法運行。

有助于實現高速SI的設計元素：

高速頻率下的傳輸線行為-隨著時鐘速率和信號速度的提高，PCB走線的長度與通過它們的邊沿速率的長度順序相同。因此，延遲和損失需要仔細權衡。最常見的傳輸線阻抗為50Ω。為了獲得所需的PCB材料阻抗，需要確定其每一層的走線寬度。兩條常用的傳輸線包括帶狀線和微帶線。帶狀線的信號走線位于兩個參考平面之間，而在微帶的情況下，信號走線在外層布線。信號速度要求以及設計復雜性決定了是否需要使用帶狀線或微帶線。總的來說，微帶已知提供更快的信號路徑。

在考慮信號走線時，選擇具有不變基準面的短走線也很重要。這樣做的好處是電流可以流向接收器并通過最小阻抗的路徑返回。常見的返回路徑問題包括：

l參考平面中的不連續性

l下方無參考平面的路由信號層的變化

繼而，以上導致信號反射和振鈴。信號反射可能是驅動器，傳輸線或接收器阻抗的函數。如果信號遇到PCB阻抗的變化（稱為阻抗不連續性），則信號可能會反射回其信號源，這會導致信號失真。在多次反射的情況下，會導致振鈴。另一方面，如果驅動器，傳輸線和接收器具有相同的阻抗，則不會發生反射和振鈴的問題。

出現的另一個問題是串擾。這是信號耦合的結果，如果多個信號的布線距離太近，則可能發生耦合。如果走線和返回路徑的走線寬度是其他信號的兩倍，則可以防止串擾。振鈴也會增加串擾。

需要牢記的其他一些因素包括：

l端接拓撲

l跡線長度

l訊號速度

l痕跡形狀等

因此，為了保持SI，需要牢記以下幾點：

l識別高速信號。

l確保最高速度的信號位于頂層和底層。

l信號走線應與返回路徑保持一個電介質。

l確保提供良好的地面參考

l線對間距保持大于2倍的線寬規則。

l確保與其他接口的線寬間距大于3倍。

l需要避免直角轉彎

l通孔數量需要最小化

l高速信號需要遠離噪聲信號。

電源完整性

系統內部提供的符合電源條件的供電網絡或PDN會導致電源完整性。與SI相比，電源完整性更難以可視化，因為有許多節點，每個節點都會影響整體阻抗。因此，與PI有關的問題很難解決。因此，在布局前后的PCB設計階段都必須對Pi進行透徹研究。今天的PI研究涉及高頻載荷的研究。

PI分析的關鍵是將電源軌視為傳輸平面并分析其特征阻抗。另一個問題是，在不同的頻率下存在不同的阻抗，因此需要仔細研究組件以及放置位置。