思爾芯S2C文章

• 解決驗證“最后一公里”的挑戰：芯神覺Claryti如何助力提升調試效率2024-10-26 08:03

  

  在高度集成化的芯片設計領域，驗證是確保設計可靠性和正確性的關鍵環節。然而，電路的實現過程中難免會出現各種缺陷和不符合預期的行為，這時調試就顯得尤為重要。調試不僅是發現問題后的排查和修復步驟，更是驗證過程中必不可少的一環，它幫助工程師找到問題的根源并進行優化。隨著設計復雜性的提升，調試作為驗證的“最后一公里”正面臨越來越多的挑戰。如何有效提升調試效率，已成為行

  數字電路 電路設計 芯片設計 1020瀏覽量

• 解鎖SoC “調試”挑戰，開啟高效原型驗證之路2024-10-09 08:04

  

  引言由于芯片設計復雜度的提升、集成規模的擴大，以及產品上市時間要求的縮短，使得設計驗證變得更加困難。特別是在多FPGA環境中，設計調試和驗證的復雜性進一步增加，傳統的調試手段難以滿足對高性能、高效率的需求。因此，高效的調試（Debugging）手段在原型驗證中顯得尤為重要。今天，我們將探討設計調試的常見方法，涵蓋從簡單到復雜的多種調試。1.原型驗證為什么重要

  soc 芯片 集成電路 驗證 1576瀏覽量

• 快速部署原型驗證：從子卡到調試的全方位優化2024-09-30 08:04

  

  引言原型驗證是一種在FPGA平臺上驗證芯片設計的過程，通過在FPGA上實現芯片的設計原型，使得開發人員可以在硬件完成之前提前開始軟件開發和系統驗證。然而，如何快速確保在原型驗證平臺上開發的軟件能夠順利移植到最終芯片上，并完成"bring-up"（即系統啟動并正常運行），成為了開發團隊面臨的一個重要挑戰。為了實現這一目標，雖然原型驗證具備高性能，能夠快速模擬真

  FPGA 原型驗證 芯片 1817瀏覽量

• 逐浪IDAS 2024：思爾芯展示RISC-V圖形化顯示與聯合仿真創新2024-09-26 08:07

  

  IDAS20242024年9月23日至24日，備受矚目的第二屆設計自動化產業峰會（IDAS2024）在上海張江順利舉行。本次峰會以“逐浪”為主題，與產業上下游頭部企業、高校、科研院所等共探EDA及集成電路領域的無限可能。作為國內首家數字EDA企業，思爾芯受邀亮相此次峰會。展會現場，思爾芯更是以完善的數字前端EDA解決方案亮相，通過生動的現場Demo體驗，向與

  RISC-V 仿真 思爾芯 914瀏覽量

• 思爾芯攜手騰訊云，以EDA云服務賦能芯片設計，共促數字經濟2024-09-10 08:04

  

  2024年9月5日至6日，騰訊全球數字生態大會在深圳國際會展中心盛大召開，大會以“智啟新機云驅增長”為核心議題，大會以“智啟新機，云驅增長”為主題，深入探討了數字化轉型下的產業新機遇，作為國內首家數字EDA（電子設計自動化）企業，思爾芯（S2C）受邀亮相大會現場，通過展示其完善的數字前端EDA解決方案及與騰訊云聯合推出的EDA上云方案，為芯片設計行業注入強勁

  eda 云服務 思爾芯 芯片設計 1253瀏覽量

• 思爾芯加入甲辰計劃，持續助力共推 RISC-V 生態2024-09-05 08:05

  

  2024年09月05日，作為國內首家數字EDA供應商，思爾芯（S2C）宣布正式加入甲辰計劃(RISC-VProsperity2036)。思爾芯將利用其芯神瞳原型驗證系統，為包括SG2380和香山在內的高性能RISC-V處理器及IP提供演示平臺，助力業界開發符合各類商業應用的解決方案。“甲辰計劃”由ASE實驗室、PLCT實驗室和算能（Sophgo）聯合發起，旨

  eda RISC-V 思爾芯 1132瀏覽量

• 形式驗證如何加速超大規模芯片設計？2024-08-30 12:45

  

  引言隨著集成電路規模的不斷擴大，從設計到流片（Tape-out）的全流程中，驗證環節的核心地位日益凸顯。有效的驗證不僅是設計完美的基石，更是確保電路在實際應用中穩定運行的保障。尤為關鍵的是，邏輯或功能錯誤是導致流片失敗的首要原因，占比高達50%。功能驗證正是解決這一難題的利器，它助力工程師精準識別邏輯設計漏洞、性能不達標問題以及設計代碼中的功能缺陷，從而最大

  IC 芯片設計 集成電路 1312瀏覽量

• 思爾芯亮相RISC-V中國峰會，展示架構建模與混合仿真驗證方法2024-08-30 12:44

  

  NEWS2024RISC-V中國峰會2024年8月21-23日，思爾芯亮相第四屆RISC-V中國峰會，與全球RISC-V生態伙伴共同探討了AI時代RISC-V架構的未來發展。峰會期間，由于近期思爾芯在架構設計軟件的研發上取得了進展，該項目的成員——產品經理梁琪與研發工程師被邀請至演講臺，他們為與會者帶來了題為《基于RISC-V的架構建模及混合仿真驗證方法》的

  RISC-V 仿真驗證 思爾芯 1072瀏覽量

• 思爾芯賽題正式發布，邀你共戰EDA精英挑戰賽！2024-08-03 08:24

  

  賽題發布COMPETITIONRELEASE2024中國研究生創芯大賽·EDA精英挑戰賽（原“集成電路EDA設計精英挑戰賽”）現已正式拉開帷幕。作為核心出題企業之一思爾芯（S2C），已經為你們準備了全新的挑戰。今年的賽題，我們更加聚焦于數字集成電路設計的核心領域，直擊當前超大規模設計下硬件仿真的技術難點：設計并優化一種高效的超圖分割算法。該技術可以加速設計驗

  eda 思爾芯 集成電路 1690瀏覽量

• 2024 RISC-V中國峰會啟幕，思爾芯邀您共啟高性能計算新篇章2024-08-01 08:24

  

  NEWS2024RISC-V中國峰會2024RISC-V中國峰會將于8月19至25日舉辦。本次峰會以杭州為軸心，輻射全國乃至全球RISC-V生態，通過一系列精心策劃的活動，深度探討RISC-V技術的無限可能，攜手推動人工智能和高性能計算等多個領域的革新與發展。同期間8月21日至23日，還將舉行由企業、科研學術機構等組織的論壇、研討會、開發者體驗活動等形式豐富

  RISC-V 思爾芯 高性能計算 966瀏覽量