SoC廠商如何在提高復(fù)雜器件傳輸速度的同時降低測試成本?

　　隨著先進的集成電路(IC)設(shè)計方法和高密度生產(chǎn)技術(shù)的使用，半導(dǎo)體廠商能夠把不同的數(shù)字和模擬電路集成在極小芯片上，其尺寸之小、功能之全尚無先例，我們稱之為系統(tǒng)芯片。盡管具有先進的設(shè)計和制造能力，可是IC廠商在對這些多元器件進行快速而又低成本地批量生產(chǎn)時，面對 空前的挑戰(zhàn)。當(dāng)把若干功能單元結(jié)合在一個單獨器件上時，今天的SoC器件為減少批量生產(chǎn)時間和測試成本，向傳統(tǒng)的測試方法發(fā)起挑戰(zhàn)。結(jié)果是，廠商們將更廣泛地研究新方法，這些新方法通過在設(shè)計和測試之間的有效平衡，提供了一個更有效地從事SoC設(shè)計、生產(chǎn)和測試的方案，并能夠同時做到減少其生產(chǎn)時間和測試費用。

　　特殊的挑戰(zhàn)

　　就SoC廠商來說，在一個競爭激烈的市場上，消費者對其在功能、性能和費用等方面的要求，又給他們平添了持續(xù)的壓力。SoC廠商將復(fù)雜的數(shù)字核與模擬功能集成在單芯片中，在功能和性能上能夠應(yīng)對市場多種用途的需求。可是在制造過程中，SoC廠商發(fā)現(xiàn)設(shè)計和測試復(fù)雜性經(jīng)常會導(dǎo)致故障。隨 工藝技術(shù)的研制費用接近100萬美元，每次故障都使得成本負(fù)擔(dān)雪上加霜，并且拖延交貨期，加劇經(jīng)濟受損。工程師們發(fā)現(xiàn)在這樣的壓力下，無法充分發(fā)揮先進的工藝技術(shù)和制造水平的潛力。

　　對測試工程師來說，他們的測試面對 非常嚴(yán)峻的挑戰(zhàn)，一是受測器件龐大的數(shù)量，二是多種受測電路復(fù)雜的程度。然而，測試工程師必須保證以最優(yōu)化的測試程序，采用最少最便宜的測試設(shè)備，在短時間內(nèi)完成測試。測試工程師還需要功能更強的混合信號測試儀來處理高端界面。而傳統(tǒng)的連續(xù)開發(fā)方法中測試故障的費用上升首先導(dǎo)致器件開發(fā)延遲，SoC廠商也將為此增加測試時間和費用及生產(chǎn)成本。

　　SoC測試中當(dāng)前的困境大多是由于采用早期幾代IC對測試要求不高而造成的。最新的設(shè)計雖提高了易測程度但仍缺乏應(yīng)對當(dāng)前流程中普遍問題的能力。在傳統(tǒng)的連續(xù)開發(fā)流程中(圖1a)，設(shè)計工程師設(shè)計時所掌握的有關(guān)信息很少，可利用的測試設(shè)備也有限，因而可能在最終開始測試后很久才會發(fā)現(xiàn)所遇到的問題，造成額外費用并拖延時間。

　　SoC器件目前不斷增加的復(fù)雜程度，促使主要的廠商青睞采用更有效的SoC生產(chǎn)導(dǎo)向設(shè)計測試流程法(圖1b)。該方法使各個測試小組分工明確，測試研發(fā)工作平行展開。各測試小組集中攻關(guān)的結(jié)果是同步拿出最優(yōu)化的設(shè)計方案和更有效的測試程序。工程師們在轉(zhuǎn)移到大批量生產(chǎn)之前，就已充分掌握了器件性能。制造商可以有效平衡高配置的SoC平臺的靈活性，使其滿足不同新產(chǎn)品類型組合的需要，在實現(xiàn)快速批量供應(yīng)的同時，全面降低測試成本。