基于Altera ASI IP核的ASI發送卡實現(2)
把生成的ASI 核添加的自己的工程中，頂層部分代碼如下：
對其進行仿真，波形如下：
外部接 27M 的時鐘，連接到clk27，做為ASI IP 核27M 的輸入參考時鐘。t_out 為一個 時鐘輸出信號，對27M 分頻，作為指示燈信號，來監測程序是否下載到FPAG 中。在指示燈正常閃爍情況下，表明程序已經下到芯片中，并且能夠工作。經過ASI IP 核編碼的ASI 數 據由data 輸入。在本工程中，通過一電腦不斷地發送TS 流給板卡，經過ASI 編碼后通過 ASI 接口輸出。在接收端，通過一個ASI 接收卡，讀出接收的數據，可以看出ASI 工作正常。 在發送TS 流時采突發模式，其讀出的數據如下：
在調試階段，PC 機連續發送相同的MPEG-2 編碼的TS 包。在接收到的數據中，可以看到連 續的MPEG-2 編碼的TS 包，且與發送的數據相同。其中TS 包的接收采用一塊ASI 接收卡作 為接收端，通過USB 接口輸入到電腦里，用相應的軟件讀取數據后顯示。
4.應用意義
本文設計的基于Altera 公司的ASI IP 核實現的DVB-ASI 卡，實現了ASI 數據的正確編 碼和發送。用FPGA 實現邏輯控制和數據緩存，可以方便的實現系統升級，實現多個ASI 數 據的發送。與用Cypress 公司的CY7B923 實現的ASI 的發送卡相比，本卡更適合批量生產，可以節約成本，提高了市場竟爭力，具有很好的市場前景。
本文作者創新觀點是用Altera 公司的ASI IP 核代替Cypress 公司的CY7B923 專用ASI 發送芯片，實現ASI 數據的穩定發送。本方案降低了成本，設計靈活，并且方便升級到多路ASI 數據發送。
- 第 1 頁：基于Altera ASI IP核的ASI發送卡實現(1)
- 第 2 頁：ASI 工程及仿真波形#
本文導航
非常好我支持^.^
(0) 0%
不好我反對
(0) 0%
相關閱讀：
- [新品快訊] Altera、Apical和AltaSens聯合發布業界首款HD寬動態范 2011-04-07
- [嵌入式設計應用] FreeARM7 IP核的微處理器邏輯擴展與驗證 2011-04-06
- [電子常識] ASIC和FPGA的優勢與劣勢 2011-03-31
- [新品快訊] Altera發布光纖互連可編程器件 2011-03-31
- [電子技術] 賽靈思可能領先于Altera進入28納米節點 2011-03-21
- [廠商新聞] Altera有機會2012年超越Xilinx成FPGA龍頭 2011-03-14
- [新品快訊] ASIX亞信電子推出多款嵌入式有線/無線局域網路芯 2011-03-09
- [新品快訊] Altera業界首款集成增強前向糾錯(EFEC) IP內核 2011-03-09
( 發表人：發燒友 )