国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

您好,歡迎來電子發燒友網! ,新用戶?[免費注冊]

您的位置:電子發燒友網>源碼下載>數值算法/人工智能>

基于SHA-1算法的硬件設計及實現(FPGA實現)

大?。?/span>0.81 MB 人氣: 2017-10-30 需要積分:0

  SHA-1(Secure Hash Algorithm)是一種非常流行的安全散列算法,為了滿足各種應用對SHA-1算法計算速度的需要,該文圍繞Hash 函數,基于本課題組的密文取情平臺,對SHA-1算法進行深入研究,面向Xilinx K7 410T FPGA 芯片設計SHA-1算法實現結構,完成SHA-1算法編程,進行測試和后續應用。該算法在FPGA 上實現,可以實現3.2G bit/s的吞吐率,最大時鐘頻率為95 MHZ。仿真結果表明,與其它硬件設計相比,該算法在不影響原算法的安全的基礎上可以獲得更高的運行速度和吞吐量。

基于SHA-1算法的硬件設計及實現(FPGA實現)

非常好我支持^.^

(0) 0%

不好我反對

(0) 0%

      發表評論

      用戶評論
      評價:好評中評差評

      發表評論,獲取積分! 請遵守相關規定!

      ?