AD9542的10個時鐘輸出與最多四個輸入基準電壓源之一同步。數字鎖相環(DPLL)可減少與外部基準電壓源相關的時序抖動。借助數字控制環路和保持電路，即使所有參考輸入都失效，也能持續產生低抖動輸出信號。

AD9542采用48引腳LFCSP (7 mm × 7 mm)封裝，額定溫度范圍為?40°C至+85°C。

請注意，在整篇數據手冊中，多功能引腳（如SDO/M5）由整個引腳名稱或引腳的單個功能表示；例如M5即表示僅與此功能相關。

應用

• SyncE 抖動清除和同步
• 光傳輸網絡(OTN)、SDH、宏和小型蜂窩基站
• 具有抖動凈化功能的OTN映射/解映射
• 小型基站時鐘，包括基帶和無線電
• Stratum 2、Stratum 3e 和 Stratum 3 保持、抖動清除及相位瞬態控制
• JESD204B 支持模數轉換器(ADC)和數模轉換器(DAC)時鐘
• 有線基礎設施
• 載波以太網

• 雙路DPLL可同步2 kHz至750 MHz物理層時鐘，提供高噪聲參考源的頻率轉換以及抖動凈化功能
• 符合 ITU-T G.8262 和 Telcordia GR-253 標準
• 支持 Telcordia GR-1244、ITU-T G.812、G.813、G.823、G.824 和 G.825
• 連續頻率監控和參考驗證，頻率偏差低至50 ppb
• 兩個DPLL具有24位小數分頻器和24位可編程模數
• 可編程數字環路濾波器帶寬：10?4 Hz至1850 Hz
• 自動和手動保持和參考切換，提供零延遲、無中斷或相位増建操作
• 基于優先級的可編程參考切換，支持手動、自動恢復和自動非恢復模式
• 5對時鐘輸出引腳，每對引腳均可用作差分LVDS/HCSL/CML或2路單端輸出（1 Hz至500 MHz）
• 2 個差分或 4 個單端輸入基準電壓源
• 交叉點多路復用器將基準輸入與 PLL 互連
• 支持嵌入式（調制）輸入/輸出時鐘信號
• 快速DPLL鎖定模式
• 提供內部功能，結合晶振或晶體振蕩器的低相位噪聲以及TCXO或OCXO的頻率穩定性和精度
• 為自主初始化提供外部EEPROM支持
• 1.8 V單電源供電，具有內部調節特性
• 內置溫度監控/報警和溫度補償，可增強零延遲性能

AD9518-3

AD9518-4

AD9516-2

AD9516-3

AD9517-0

AD9517-1

AD9517-2

AD9517-3

AD9517-4

AD9516-0

AD9516-1

AD9516-4

DS1080L

AD9510

AD9511

AD9512

AD9540